芯片设计达亿门,电源完整性签收需高效
2013-11-19 11:09:16 作者:sales10 来源: 浏览次数:0 文字大小:【】【】【

  当今,随着芯片的集成度和复杂性越来越高,芯片已经达到了上亿门,未来可能达到10亿门级。因此,设计人员在电源分析和签收(Signoff)上花费的时间越来越长(图1)。

芯片设计达亿门,电源完整性签收需高效
图1

  到目前为止,市面上有关功耗签收的产品不多。有些产品没有跟上设计者的要求,设计复杂性增加后,功耗签收的时间越拖越长。例如,在90nm的时候,大概用不了一天就能把东西做完,等到28nm的时候就要好几天。另外,随着设计技巧的提升,各种分析的类型也就增加了。比如过去没有power gating switch,现在怎样来验证也要花很多时间来做。所以每次有新技术的时候,对工具都有一个新的挑战。现在热门的是3D IC,不可避免地对功耗会产生影响。

  为此,2013年11月,Cadence公司推出了Voltus IC电源完整性解决方案(Voltus IC Power Integrity Solution)[1]。Cadence芯片签收与验证部门产品营销总监Jerry Zhao介绍道,与其他厂商只提供点工具不同的是,这次Cadence推出的功耗整合性分析方案也同时把静态时序分析考虑进去,是一套完整的electrical签收解决方案。

        解决四类电压问题

  从芯片设计来说,有很多逻辑门,要有电源供电。供电的网络就是power grid(电网)。Voltus要解决的问题就是让电网输送更多的电流,以便驱动各个逻辑门。Voltus可以分析哪些逻辑门区域电压不够,如图2显示的红点意味着电压、电流可能不达标。

芯片设计达亿门,电源完整性签收需高效
图2 Voltus可分析和解决区域中的红点

  在这个过程中,通常需要四个步骤:

  1.计算漏电流、开关电流和内部电流;
  2.进行分析,进行电压降、电迁移检查等;
  3.进行布局优化;
  4.如果电压下降太多,timing(时序)就会发生变化。所以平衡电压和时序,使设计完全收敛。

  Voltus IC提速10倍

  Voltus可通过下述关键功能将电源签收收敛和分析阶段的时间缩短至最低:

  • 新的大规模分布式并行电源完整性分析引擎比其竞争产品性能提升高达10倍;
  • 层次化体系架构与并行执行可扩展到多个CPU内核和服务器,可实现高达10亿instances规模的设计分析;
  • SPICE-精度的解决方案提供最准确的电源签收结果;
  • Physically-aware的电源完整性优化,例如早期电源网格 分析、去耦合电容和电源门控分析可提高物理实现质量和加快设计收敛。

  客户

  目前Voltus已经通过了Cadence的很多客户的验证,包括飞思卡尔和IDT等。

  小结

  IC设计越来越复杂,功耗设计已经独立成一门学科,需要众多EDA(电子设计自动化)工具解决。Voltus IC解决了逻辑门的配电问题,当它与下述其他Cadence工具结合在一起可提供更大的效益:

  •与Tempus时序签收解决方案一起使用,是业界第一个统一的用于更快的收敛时序和功率签收的解决方案;
  •与Encounter数字实现系统(Encounter Digital Implementation System)和Allegro Sigrity Power Integrity结合,可为包括芯片、封装和PCB在内的设计提供独特与全面的电源完整性解决方案;
  • 与Virtuoso Power System结合在一起,可分析模拟混合信号SoC设计中的定制/模拟IP;
  • 与Palladium Dynamic Power Analysis功能一起使用,通过真实功耗激励进行精确的IC芯片电源完整性分析。

当前共有 0 人发表了评论.